基于FPGA技术的抽取器设计与实现(MATLAB)

摘 要
软件无线电是未来通信的发展方向，而作为其重要组成部分之一的抽取器，将难以实时处理的高速数据流变为低速率信号，使软件无线电的实现成为可能。(毕业设计网 )
基于抽取器的基本原理，本文研究和分析了多种数字滤波器及抽取结构，并用MATLAB进行仿真，从而确定了本设计所采用的抽取器结构。在此基础上，采用Quartus II开发系统设计了抽取器各个模块，通过波形仿真验证了其正确性。最后，采用系统硬件平台将程序写入FPGA芯片，利用示波器和频谱分析仪对设计的抽取器进行了频域和时域性能分析。
本文完整地完成了抽取器的设计和实现过程，从理论到实际硬件一步步验证了FPGA技术应用于抽取器的可行性及灵活性。
关键词：抽取器，数字滤波器，软件无线电，MATLAB，VHDL， FPGA
 
THE DESIGN AND IMPLEMENTATION OF
DECIMATOR BASED ON FPGA

ABSTRACT

Software radio is regarded as the developing direction of communication in future, and as one part of this, decimator change the high rate dataflow to a lower one, which meets the require of real-time processing and makes software radio come true.
Based on the theories of decimation, this dissertation analyses kinds of digital filters and decimation structures. With the MATLAB simulation, it determines the final structure of decimator. According to this, every module of this decimator is designed on Quartus II developing system, which is proved correct by wave simulation. At last, this design of the decimator is implemented on FPGA hardware platform, and tested by oscilloscope and spectrum analyzer.
This dissertation complete all the steps of the design and implement of decimator, and prove the possibility and flexibility of using FPGA to realize decimator both in theory and in practice.

Key Words: Decimation，Digital Filter，Software Radio，MATLAB，VHDL，FPGA

论文主要研究内容
本论文所研究的抽取器，是软件无线电系统的重要组成部分。论文所要完成的主要设计工作是实现一个基于FPGA技术的抽取器，实现的主要功能是对输入的高速率数据在保留所需频段的前提下，进行降低速率的操作（即抽取），输出较低码率的数据，便于后续的数字信号处理。
本论文主要工作内容如下：在广泛收集相关资料的基础上，熟悉和研究抽取器的实现理论和各种实现结构，特别是其中各类抽取滤波器的结构、优缺点、实现方式等。然后运用MATLAB设计抽取器结构，如图1-1所示，并计算其中各滤波器参数，然后进行仿真，以验证理论，并为指导后续的VHDL设计做好准备。在理论和仿真的基础上，在Quartus II开发平台上，运用VHDL语言进行设计，实现基于FPGA技术的抽取器，其中所使用的FPGA芯片为ACEX1K：EP1K30TC144-3。在Quartus II上进行功能仿真和时序模拟后，将在FPGA硬件平台上调试，最后通过示波器和频谱分析仪来检验最终成果。 

论文的第1章介绍了软件无线电的发展现状以及抽取器设计的目的与意义，并给出了本文的内容安排。
第2章对抽取器的基本理论和各种实现结构进行了介绍，并分析和设计了多种抽取滤波器，最后得到了本论文所要采用的抽取器结构。同时使用MATLAB对所提出的抽取器结构进行了具体的设计，使用滤波器设计分析工具箱（FDATOOL）进行了抽取滤波器设计。然后通过程序模拟了整个抽取器结构，得到信号通过抽取器前后的波形以及频谱的仿真。
第3章在前面的基础上，在Quartus II开放平台上，使用VHDL语言进行抽取器的实现。讨论了各模块的具体实现细节，以及其中各种出现的问题和解决方案。在各模块经过测试后，将它们综合成最终的系统，进行了功能仿真和波形模拟，初步分析了所设计的抽取器的性能。
第4章进行了最终的硬件调试，使用示波器与频谱分析仪，检验了本论文所设计的抽取器的性能，证明了FPGA技术应用于抽取器的可行性和灵活性。
最后一章是对论文工作的一些总结。

目录

摘 要 I
ABSTRACT II
目录 III
图列 V
表列 VI
第1章 绪论 1
1.1 课题的来源及背景 1
1.2 研究的目的与意义 2
1.3 国内外在该领域的研究现状及分析 2
1.4 论文主要研究内容 3
1.5 本章小结 4
第2章 抽取器理论研究及MATLAB仿真实现 5
2.1 抽取的基本原理 5
2.1.1 整数倍抽取 5
2.1.2 分数倍抽取 8
2.2 数字滤波器 8
2.2.1 FIR低通滤波器 8
2.2.2 半带滤波器 12
2.2.3 积分梳状滤波器 14
2.2.4 ISOP补偿滤波器 16
2.3 抽取器实现结构 18
2.3.1 多相结构 18
2.3.2 多级抽取 20
2.4 整体系统设计及仿真 21
2.4.1 总体设计要求 21
(毕业设计网 )
2.4.2 滤波器设计 22
2.4.3 仿真实现 24
2.5 本章小结 26
第3章 抽取器VHDL语言实现 27
3.1 信号发生模块 27
3.2 CIC滤波器模块 29
3.3 ISOP补偿滤波器模块 32
3.4 第一级HB滤波器模块 33
3.5 第二级HB滤波器模块 34
3.6 FIR滤波器模块 37
3.7 总体设计 38
3.8 本章小结 40
第4章 抽取器硬件调试 41
4.1 硬件平台介绍 41
4.2 调试过程 42
4.3 结果分析 48
4.4 本章小结 49
第5章 总结与展望 50
参考文献 51
附录 53
致谢 61

基于FPGA技术(2)